UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

ESCUELA PROFESIONAL DE INGENIERÍA DE TELECOMUNICACIONES

TÍTULO:

"Diseño e Implementación de un Controlador de Teclado Matricial con Banco de Registros para el Ingreso de Comandos AT en Equipos de Telecomunicaciones."

INTEGRANTES:

Chuzon Wickham, Renzo Felipe

Rivera Flores, Jorge David

Rodriguez Vasquez, Andrea Alexandra

1. Definición del Problema

En el ámbito de las telecomunicaciones, diversos módulos de comunicación requieren ser configurados a bajo nivel mediante un conjunto de instrucciones estandarizadas conocidas como Comandos AT. El ingreso físico de estos comandos mediante un teclado matricial presenta desafíos de hardware, como el rebote mecánico de las teclas y la necesidad de traducir coordenadas físicas como filas y columnas, a códigos ASCII legibles por la máquina. El problema radica en diseñar una arquitectura digital eficiente y robusta que emule este ingreso manual de comandos de configuración como velocidad, modo y canal decodificando las pulsaciones y almacenándolas temporalmente en una memoria antes de su transmisión.

2. Objetivos

Objetivo General:

Diseñar e implementar un sistema digital secuencial y combinacional que controle un teclado matricial 4x4 y almacene los caracteres ingresados en un banco de registros mediante decodificación de direcciones.

Objetivos Específicos:

Implementar una Máquina de Estados Finitos (FSM) encargada del escaneo continuo de las filas y lectura de las columnas del teclado.

Diseñar un circuito decodificador de direcciones que determine la posición exacta en el banco de registros donde se almacenará cada nuevo carácter ASCII generado.

Definir y medir experimentalmente las métricas de rendimiento del sistema, contrastando los resultados de la simulación con la implementación física en hardware.

3. Diagrama de Bloques



4. Plataforma Seleccionada

Simulación Lógica: Se utilizará Proteus o Logisim para la fase conceptual y validación de las tablas de verdad y la máquina de estados.

Implementación Física: Se seleccionará un Arduino Mega/Uno programado en C/C++ haciendo uso de sus periféricos digitales. Se opta por esta plataforma debido a su accesibilidad y capacidad para simular de manera efectiva la estructura de registros y la FSM requerida para el control del hardware.

5. Métricas Propuestas

Para evaluar el desempeño del sistema digital, se medirán las siguientes métricas cuantitativas:

Tiempo de respuesta (Latencia): Se medirá el tiempo transcurrido desde que se presiona físicamente una tecla hasta que el dato está disponible y guardado en el banco de registros.

Frecuencia de escaneo: Se medirá la velocidad a la que la FSM realiza el barrido completo de las 4 filas del teclado.

Recursos lógicos ocupados: Se cuantificará el uso de memoria Flash y RAM del microcontrolador (o el equivalente a registros lógicos) utilizados para implementar el decodificador, la memoria y las máquinas de estado.

6. Plan de Trabajo y Cronograma Interno

Semana 6: Entrega de propuesta E1 y ajustes según retroalimentación.

Semana 7: Diseño de lógica combinacional (Decodificadores) y secuencial (FSM y Banco de registros) en software de simulación.

Semana 8: Entrega E2. Demostración de la simulación funcional mostrando las formas de onda del acceso a memoria.

Semana 9 - 10: Adquisición de componentes (Arduino, teclado) e inicio del cableado del prototipo en protoboard.

Semana 11: Entrega E3. Presentación del prototipo inicial, medición de la primera métrica y grabación del primer video corto.

Semana 12: Ajuste de tiempos y medición experimental de las métricas restantes.

Semana 13: Entrega E4. Sistema 100% verificado. Redacción del borrador del paper formato IEEE.

Semana 14: Aplicación de correcciones al paper y ensayo de la demostración oral.

Semana 15: Entrega E5. Presentación oral, entrega del paper final IEEE y video demostrativo definitivo.

7. Referencias

Tocci, R. J., Widmer, N. S., & Moss, G. L. (2017). Sistemas digitales: Principios y aplicaciones (11a ed.). Pearson Educación.

3GPP. (2022). AT command set for User Equipment (UE) (TS 27.007). 3rd Generation Partnership Project.